دانلود ‫پروژه حافظه DRAM (گذشته ، امروز ، آینده)

همانطوریکه می دانیم امروزه بشر در عصر ارتباطات و تکنولوژی به حافظه برای تجهیزات مختلف نیازمند است .

یکی از انواع حافظه ها DRAM یا Dynamic Random memory می باشد که این DRAM ها مصارف مختلفی دارند از جمله در Computing ، infrastueture ، Entertainment و infocom و جاهای دیگر صنعتی.

برای ساخت DRAM در تکنولوژیهای مختلفی استفاده شده است که ما در اینجا از ساده ترین DRAM ها شروع می کنیم که از یک ترانزیستور و خازن و AMP استفاده شده است و به ساختار DRAM های 1k و 4k و 16k و ...

می پردازیم .

و نهایتاً یکی از تکنولوژیهای جدیدی که در ساخت DRAM ها بکار رفته است را شرح می‌دهیم .

این تکنولوژی های ساخت DRAM با استفاده از SO1 (Silicon on islatnr) می باشد .

بنابراین بطورکلی این روژه از 2 قسمت تشکیل شده است .

قسمت اول آن مربوط به توضیح راجع به DRAM ها (از جهات مختلف) و مقایسه و کاربرد آنها و ...

می باشد و قسمت دوم پروژه مربوط به توضیح راجع به تکنولوژی SO1 و کاربرد آن در DRAM می باشد .

شرح پروژه :
قسمت اول , ساختمان و خصوصیات DRAM :
DRAM در واقع مخفف Dynamic Random Access Memory است که حالت ساده آن به شکل زیر است که از یک ترانزیستور ساده و خازن و یک AMP تشکیل شده است .

DRAM ها دارای خصوصیاتی از جمله Read و Write هستند .

اساس سلول DRAM از نظر Cross-Section و Layout در شکل زیر مشخص است و عیب این روش area می باشد .

علاوه بر این ، 2 خصوصیت عمده از DRAM ها ذکر شده است که عبارتند از :
1-Stacked cell(Expand up) : طبق شکل
2-Trench cell(Expand Down) : طبق شکل
همانطوریکه گفته شد DRAM می تواند عمل Read و Write را انجام دهد .

برای عمل write باید bitline یا در حالت high باشد یا low و word line باید از موقعیت high باشد .

اما برای عمل Read bitline در وضعیت precharge است تا ولتاژ halfway شود (یعنی حالت high و Low) و باز هم Word Line در وضعیت high است .

در DRAM یک AMP حسی داریم که وضعیت charge را آشکار می کند و این Charge به خازن وابسته است .

توجه به این نکته ضروری است که DRAM ها به refresh نیاز دارند (برعکس SRAM ها) زیرا دارای جریان نشتی هستند .

همچنین آدرسها در DRAM به 2 قسمت تقسیم می شود :
1-RAS (Row Access Strobe)
2-Cas (Column Access Strobe)

پارامترهای کلیدی Timing در یک DRAM :
1- : کمترین زمان از Ras Line تا یک دیتای خروجی معتبر و با ارزش که این زمان مثلاً برای یک 4Mb DRAM حدوداً 60ns است .

2- : کمترین زمان از شروع یک row Access تا شروع بعدی که این زمان برای یک 4Mbit DRAM با تقریباً است .

3- : کمترین زمان از CAS Line تا یک دیتای خروجی معتبر و با ارزش که این زمان برای DRAM 4Mb با حدود است .

4- : کمترین زمان از شروع یک Column Access تا شروع بعدی است .

که این زمان هم برای یک 4Mbit DRAM با حدود است .

طراحی DRAM :
در شکل ها row address و Column address و RAS و CAS و data out
مشخص است کلاً Cycle time یا سرعت تکرار از زمان دسترسی یا access time بزرگتر است و این مقادیر حدود و هستند .

این data در خازنهایی ذخیره می شوند که نشتی دارند و باید هر refresh شوند .

اما مشکلی که DRAM دارد اینست که با افزایش تراکم و چگالی (density) پهنای باند افزایش نمی‌یابد .

Technology Trends جدول زیر وضعیت DRAM ها از نظر Chip و سرعت و cycle Time که طی سالهای 1986-2002 مورد بررسی و مقایسه قرار گرفته اند را نشان می دهد .

قبل از اینکه در ادامه بحث به انواع DRAM ها بپردازیم 2 نوع از مهمترین آنها DDR DRAM SDRAM را توضیح می دهیم .

SDRAM : نوع بهبود یافته DRAM است که مخفف عبارت Synchronous DRAM می باشد .

در اینجا از کلاک استفاده شده است که کلاک بوسیله میکروپروسسور ها فراهم آمده است .و کلاک باعث می شود که طراحی راحتتر شود .

برای SDRAM از روشهای مختلفی می توان استفاده کرد که به 3 mode اشاره خواهیم کرد .

در این روش یک RAS و یک CAS داریم .

در این روش یک RAS و دو CAS داریم .

1.Burst Mode 2.Page Mode Access 3.Pipline Mode Access در آدرس تأخیر کمتر شده است و بصورت back to back به هم چسبیده اند .

که این مد از همه بهتر و کاراتر است .

ضمناً می توان مدهای Page و Pipline را با هم ترکیب نمود .

2-DDR DDRAM یا Double Date Rate DRAM :این نوع DRAM در واقع دیتا را هم در لبه ‌بالارونده و هم پایین رونده منتقل می کند .

بصورت DRAM Regular است ومقدار حافظه 160MHz at 8byte=1.2 Gbyte/sec است .

و چون بصورت Double هستند پس حافظه کل برابر 2.4GByte/sec می باشد .

دیگر تکنولوژیهای حافظه : Embeded DRAM : این نوع DRAM بیشترین کاربردش در میکروپروسسورهای MRAM که همان Megnatic RAM می باشد .

این تکنولوژی Emerging هم نامیده می شود که دارای سرعت پایین خواندن است با توان مصرفی بالاتر .

این در واقع یک حافظه ذخیره کننده غیرفرار است .

DRAM در بازار : قبل از اینکه به میزان مصرف DRAM در Market اشاره داشته باشیم 3 نوع حافظه شامل DRAM و SRAMو NUM را از چند جهت با هم مقایسه می کنیم .

در حال حاضر بیش از 75% مصرف حافظه ها از DRAM می باشد که سود این در سال 1995 حدود 36 میلیارد دلار و در سال 1999 حدود 78 میلیارد دلار بوده است .

صود حاصل از فروش انواع memory ها در سال 1995 بعنوان نمونه در زیر ذکر شده است : میلیارد دلار 36: DRAM میلیارد دلار 8/5: SRAM میلیارد دلار 5/1: EPRAM میلیارد دلار 7/0: EEPRAM میلیارد دلار 4/2: ROM معماری DRAM در PC ها 1-آسنکرون : 1-مد fast page 2-مد hyper page یا Extended Date out(EDO) 3-Piplinal Burst EDO (PBEDO) 2-سنکرون : 1-SDRAM 2-RAM BUS DRAM در این نمودار میزان مصرف Memory ها در سال های مختلف با هم مقایسه شده است .

DRAM های خاص 1-SDRAM یا DRAM همزمان 2-Grahic RAM Synch 3-Video RAM 4-Window RAM 5-RAM BUS DRAM دلایل استفاده از DRAM 1-قیمت مناسب 2-توان مصرفی پایین 3-سرعت بالا (پهنای باند بالا و تأخیر پایین() 4-تکنولوژی عالی مشخصات و بیوگرافی برخی DRAM ها (از 1K تا 256M ) DRAM Low Power (توضیح و نمودار) کاربردهای DRAM بطور عام می توانیم کاربردهای DRAM را در 4 مقوله خلاصه کنیم : 1-Computing 2-infrastructure 3-infocom 4-Entertainment هر کدام از موارد بالا شامل قسمتهایی می شوند که در جدول مشخص شده است .

ضمناً میزان مصرف هر کدام از 4 مورد بالا در سال 2003 تا 2009 در 2 جدول پیش‌بینی و مقایسه شده است و می بینیم که در طی این سالها از میزان مصرف DRAM در Computing کاسته خواهد شد .

و در وقت infranstructure inform با افزایش مصرف DRAM در سال 2009 نسبت به 2003 مواجه خواهیم بود .

قسمت دوم SOI DRAM مقدمه : در دهه گذشته پیشرفتهای زیادی در تکنولوژی ساخت DRAM حاصل شد که DRAM ها از نظر سایز بزرگتر شده اند بدون اینکه توان مصرفی افزایش یافته باشد و این توانسته DRAM ها را تواناتر سازد .

برای این بهبودی مدفعی موجود است که feuture و ولتاژ آستانه اکسید گیت و منبع ولتاژ و توان DRAM در ارتباط است .

یکی از تکنولوژیهای خوب برای DRAM که برای آینده امیدبخش است SO2 DRAM است که نسبت به تکنولوژیهای bulkcons مزایای زیادی دارد .

این تکنولوژی در سال 1998 تجاری شد .

تکنولوژی SOI در یک نگاه SOI با نشاندن یک لایه نازک اکسید زیر سطح سیلیکن ساخته می شود .

همانطوریکه در شکلها مشخص است وقتی ضخامت si از عمق زیر کانال معکوس کوچکتر باشد به FD SOI Mosfet معروف است (کاملاً تخلیه شده) و حالت دیگر آن PD SOI Mosfet است .

ساختن FD SOI مشکل تر از PDSOI است زیرا لایه SI در FDSOI باید زیر باشد در حالیکه تنها برای PD SOI حدود لایه از Si نیاز داریم .

تکنولوژی SOI CMOSامتیازاتی نسبت به bulk cmos دارد که به تعدادی از آن اشاره خواهیم کرد .

1-بدلیل اینکه SO2 پیوند سورس و درین موجود در بستر bulk cmos را حذف می‌کند ظرفیت کاهش می یابد .

2-بدلیل کاهش توان دینامیک ، بار خازنها Spont می شود .

3-بهبود latchuo باعث می شود تا ترانزیستور دوقطبی وجود نداشته باشد بطوریکه نیاز به ساختار اثر removing Helatchup را برطرف می کند و مجدداً غلظت را بهبود می بخشد .

4-ایزولاسیون الکتریکی باعث می شود از بدنه مشاهده نشود که این جریان راه اندازی را در device های پشته کاهش می دهد .

5-اثر Kink (پیچ و تاب) ، که این اثر برای POSO2 بی نظیر است .

وقتی Vds افزایش می یابد میزان برخورد یونیزاسیون ترشولد افزایش می یابد ، دیود بایاس مستقیم می شود ، مثبت می شود ، افت کرده ، و جریان device افزایش می‌یابد .

فواید SOI برای DRAM استفاده از SOI در طراحی DRAM فوایدی دارد که هم در Voltage و هم در Low Voltage Power بکار می آید .

بعضی از این فواید شامل موارد زیر است : 1-S-factor کوچکتر شده است .

2-مساحت و ظرفیت خازن پیوندی کوچک شده است .

3-اثر بایاس بستر کوچک شده است .

4-بدنه کاملاً ایزوله شده است .

5-اثر بدنه ظرفیت خازن کوچک شده است .

موارد بالا نتایجی دارد از جمله توانایی راه اندازی عالی جریان نشتی پیوند (junction) تا وقتی که بدنه از بستر بوسیله جداکننده ایزوله است SOI DRAM تقریباً Soft error ندارد .

پارامترهای کلیدی در طراحی DRAM هنگام بررسی طراحی سلولهای DRAM چندین پارامتر کلیدی باید مورد توجه قرار گیرد .

رعایت performance ، سرعت و برای بسیار مهم است .

مورد بسیار مهم دیگر توجه به توان مصرفی و قابل اعتماد بودن آن است .

Sub-thershold و جریان نشتی device بطور گسترده ای نرخ refresh را تضمین می کند و این برای مصون ماندن از error Soft است ، طراحی Memory از SOI همانطوریکه قبلاً توضیح داده شد جریان برای فرایند bulk Cmos به ولتاژ ترشولد پایین تری منجر می شود در نتیجه به جریان sub-thershould و توان مصرفی Standby منجر می شود .

این امر کاربرد DRAM ، Low Power - هدف بزرگ آینده را تحلیل می کند ، یکی از راه حل های ممکن برای شکل ولتاژ ترشولد پایین ، استفاده از بایاس کنترل بدنه است .

اگرچه این تکنیک در فرایند bulk Cmos قابل درک است .

این روشی است که همیشه در تکنولوژیهای SOI رایج است زیرا بدنه تقریباً مجزا است .

اصل کلی تعدیل کردن ولتاژ آستانه مطابق با mode of operating است .

این کار هم عملکرد Standby Low Power و هم عملکرد performance read/Write High را میسر می‌کند .

هیچکدام از این مزایا ، از جمله افزایش پیچیدگی تولید و درجه مدار مجانی بدست نمی آید .

تکنولوژی خازن که بطور رایج شامل خانواده های خازن خالی (trerch-TRC) و پر (Stacked-STC) است باید با فرایند تولید حافظه سازگار باشد و باید در کارخانه با تولید بالا انجام شود در غیر این صورت از نظر تجاری سودی ندارد .

برای توصیف عقاید گفته شده یک زوج از تکنولوژیهای SOI را توصیف می کنیم که می تواند از اثر بدنه شناور محافظت کند .

1-روش ثابت تماس بدنه SOI : بدنه هم می تواند بصورت خارجی کنترل شود و هم به gate/source وصل شود .

2-سوئیچ بین FD و PD : با تغییر ولتاژ back/gate ، device بین FD و PD سوئیچ می شود .

FD برای توصیف حالت off مورد استفاده قرار می گیرد در حالیکه PD برای افزایش جریان حالت on استفاده می شود .

نتایج به دو مورد اشاره می کنیم S-factor و جریان نشتی گیت 1-S-factor مطابق شکل به S-factor در هر دو حالت نگاه می کنیم : bulk Cmos , SOI جریان زیر آستانه در مقابل منحنی ولتاژ گیت طرح ریزی می شود .

S-factor برای bulk حدود است در حالیکه برای FD SOI تقریباً و برای pDSO2 حدود است .

S-factor نخستین سهم را در تعیین ولتاژ thershold خواسته شده برای سلول ترانزیستور دارد وئ بسته به حالت کاری SDI DRAM ممکن است با مشکل Selfhearting مواجه شوند .

توجه کنید در دمای ، S-factor برای SOI نزدیک مقدار bulk در دمای اتاق است .

2-عبور جریان نشتی گیت برای بدنه شناور POSOI ، سلول حافظه موضوع عبور بالقوه جریان نشتی گیت است.

این وقتی اتفاق می افتد که سلول در حال ذخیره باشد .

نتیجه گیری و آینده : در این پروژه ، ما تکنولوژی SO2 و کاربرد آن و تولید LOw Power و عملکرد خوب سیستم DRAM را بطور خلاصه مورد بررسی قرار دادیم .

SOI می تواند نسبت cb/cs را کاهش دهد که بر کاهش بیشتر دما و هم پتانسیل پایینتر دلالت دارد .

همچنین S-factor در SOI را م.رد بررسی قرار دادیم که با جریان نشتی مشابه ، ولتاژ آستانه بصورت قابل توجه ای کاهش می یابد که باعث بهبود عملکرد می شود .

معمولاً مانع اصلی تولید Fb SO2 ، لایه سیلیکن نازک است .

باید سعی شود استفاده از Fb SO2 بیشتر شود .

همانطوریکه بین توان و عملکرد trade off وجود دارد برای حذف اثر بدنه شناور ، تماس بدنه مورد نیاز است .

مسأله ای که زیاد مورد بررسی قرار نگرفت area است .

تماس بدنه در SOI بطور ذاتی area کمتری نسبت به bulk مصرف می کند همانطوریکه هیچ چیز اضافی برای جدا کردن device مورد استفاده قرار نمی گیرد .

هدف نهایی : سروکار داشتن با یک مجموعه پارامترهای بهینه ، طراحی Low Power و سلولهای DRAM بصورت Multi-Giga bit است .