دانلود مقاله ترانزیستور اثر میدانی

فصل اول

مشخصات JFET

11 مقدمه

ترانزیستور اثر میدانی (یا به اختصار FET) قطعه‌ای سه پایانه است که در موارد بسیاری بکار می‌رود و در مقیاس وسیعی با ترانزیستور BJT رقابت می‌کند.

اگرچه اختلافات مهمی بین این دو نوع قطعه وجود دارد اما تشابه بسیاری نیز بین آنها وجود دارد که در بخشهای بعد به آن اشاره خواهد شد.

اختلاف نخست بین او دو نوع ترانزیستور در آن است که ترانزیستور BJT همانگونه که در شکل (الف 11) نشان داده شد یک قطعه کنترل جریان است، در حالیکه ترانزیستور JFET همانگونه که در شکل (ب 11) دیده می‌شود یک قطعه کنترل ولتاژ است.

به بیان دیگر، جریان IC در شکل (الف 11) تابع مستقیم مقدار IB است.

در FET جریان I تابعی از ولتاژ VGS است که مطابق شکل (ب 11) به ورودی مدار اعمال می‌شود.

در هر حالت جریان مدار خروجی با یک پارامتر ورودی کنترل می‌شود.

در یک حالت بوسیله جریان و در دیگری بوسیله ولتاژ اعمال شده

(تصاویر در فایل اصلی موجود است)

شکل (11) (الف) تقویت کننده کنترل جریان (ب) تقویت کننده کنترل ولتاژ

درست مانند ترانزیستورهای npn و pnp قطبی، ترانزیستور های اثر میدانی نیز از دو نوع کانال n و کانال p هستند.

از اینرو، مهم است به خاطر داشته باشید که ترانزیستور BJT یک قطعه دو قطبی (bipolar) است.

یعنی میزان هدایت در آن تابع دو نوع حامل است: الکترونها و حفره‌ها.

FET قطعه‌ای تک‌قطبی است که فقط به هدایت اکلترون در (کانال n) و یا حفره (کانال p) وابسته است.

عبارت «اثر میدانی در نام این ترانزیستور با خود توضیحاتی را بهمراه دارد.

ما همه با توانایی یک مغناطیس دائمی آشنا هستیم که براده‌های فلزی را بدون تماس واقعی به سوی خود می‌کشد.

میدان مغناطیسی یک مغناطیس دائمی براده‌های آهن را در امتداد خطوط شار مغناطیسی جذب می‌کند.

در FET، بوسیله بارهای آن میدان الکتریکی بوجود می‌آید که مسیر هدایت جریان خروجی را کنترل می‌کند بدون تماس مستقیم بین کنترل کننده و کمیتهای کنترل شونده.

این تمایل طبیعی است که دومین قطعه را با تعدادی از کاربردهای مشابه قطعه اول معرفی کرده و برخی مشخصه‌های آن را با هم مقایسه کنیم.

یکی از مهمترین شاخصه‌ای FET، امپدانس ورودی زیاد آن است.

مقاومت ورودی آن در اندازه‌های 1 تا چند صد مگااهم از مقاومت ورودی ترانزیستور BJT بیشتر می‌شود.

و این شاخصه‌ای است که در طراحی سیستمهای تقویت ac خطی بسیار مهم است.

به به عبارت دیگر، با ولتاژ اعمال شده یکسان تغییر در جریان خروجی معمولاً برای BJT بیشتر از FETها است.

به همین دلیل، معمولاً بهره ولتاژ ac تقویت کننده‌های BJT خیلی بیشتر از FETهاست.

بطور کلی، FETها در مقابل حرارت با ثبات‌تر از BJTها هستند.

FETها معمولاً از نظر ساختمان از BJTها کوچکترند و این امر بطور ویژه کاربردشان را در تراشه‌های مدار مجتمع (آی‌سی) کارآمد می‌سازد.

مشخصه‌های ساختمان برخی FETها در بکارگیری آنها بسیار موثر است.

دو نوع FET در این فصل معرفی می‌شود: ترانزیستور اثر میدانی پیوندی (JFET) و ترانزیستور اثر میدانی اکسید فلز (MOS-FET)، دسته MOSFET خود به دو نوع تهی و افزایشی تقسیم می‌شوند که هر دو نوع آن شرح داده می‌شوند.

ترانزیستور MOSFET یکی از مهمترین قطعات مورد استفاده در طراحی و ساخت مدارهای مجتمع کامپیوترهاست.

ثبات حرارتی، و دیگر مشخصه‌های اصلی آنها، کاربردشان را در طراحی مدارهای کامپیوتری متداول ساخته است.

21 ساختمان و مشخصه‌های JFETها

همانگونه که پیش از این نشان داده شد، JFET یک قطعه سه پایانه است که یک پایانه آن قادر است جریان بین دو پایانه دیگر را کنترل کند.

در ترانزیستور JFET، قطعه با کانال n به مثابه قطعه اصلی و مهم به تفصیل شرح داده خواهد شد ولی بخش‌هایی برای توضیح JFET کانال p نیز اختصاص خواهد داشت.

ساختمان اصلی JFET کانال n در شکل (21) نشان داده شده است.

توجه کنید که قسمت اصلی ساختمان JFET را ماده کانال n تشکیل می‌دهد که لایه‌های ماده نوع P در طرفین آن جای داده شده است.

قسمت فوقانی کانال n بوسیله یک اتصال اهمی به پایانه‌ای به نام درین (D) متصل است.

دو ماده نوع p به یکدیگر و به پایانه‌ای موسوم به گیت (G) وصل است.

بنابراین، اساساً درین و سورس به دو انتهای کانال نوع n و گیت به دو لایه نوع p وصل می‌شود.

در نبودن یک پتانسیل و تغذیه نشدن، JFET دارای دو پیوند p-n است.

در نتیجه یک ناحیه تهی مطابق شکل (21) در هر پیوند بوجود می‌آید که به ناحیه مشابه آن در دیود بدون ولتاژ شباهت دارد.

به یاد داشته باشید که ناحیه تهی، ناحیه‌ای است خالی از حامل های آزاد و بنابراین ناتوان از هدایت در این ناحیه.

مثال های مکانیکی بندرت درست هستند و اغلب گمراه کننده‌اند، اما در شکل (31) نحوه کنترل گیت FET را و علت نامگذاری پایانه‌های این قطعه نشان داده شده است.

فشار منبع آب به ولتاژ اعمال شده از درین به سورس تشبیه شده است که جریان آب (الکترونها) را از طریق توپی (سورس) ایجاد می‌کند.

گیت از طریق سیگنال اعمال شده (پتانسیل)، جریان آب (بار) را به «درین» کنترل می‌کند.

مطابق شکل (21) پایانه‌های درین و سورس در دو انتهای کانال n قرار گرفته‌اند.

در شکل (41) ولتاژ مثبت VDS به دو سرکانال وصل شده و گیت مستقیماً به سورس متصل شده است تا شرط VGS=0V برقرار باشد.

در نتیجه پایانه سورس و گیت در پتانسیل یکسانی هستند.

یک ناحیه تهی در انتهای ماده p شبیه به آنچه در شرایط بی‌تغذیه شکل (21) است، بوجود می‌آید.

نخست ولتاژ VDD(=VDS) اعمال می‌شود، الکترونهای کشیده شده از درین جریان معمولی ID را با مسیر تعیین شده شکل (41) بوجود می‌آورد.

مسیر حرکت بار به وضوح نشان می‌دهد که جریانهای سورس و درین برابرند (ID=IS).

تحت شرایط ایجاد شده در شکل (41)، از جریان بار بطور نسبی ممانعت نمی‌شود و فقط با مقاومت کانال n بین سورس و درین محدود می‌گردد.

قابل توجه آن است که ناحیه تهی در قسمت بالای هر دو ماده نوع p وسیعتر است.

علت تغییر عرض ناحیه در شکل (51) به خوبی تشریح شده است.

با فرض یکنواختی مقاومت کانال n، مقاومت کانال مطابق شکل (51) می‌تواند به چند قسمت تقسیم شود.

جریان ID همان‌گونه که از شکل پیداست ولتاژهایی را در طول کانال بوجود می‌آورد.

نتیجه آن است که ناحیه بالاتر ماده نوع p حدود 1.5V تغذیه معکوس خواهد شد.

در ناحیه پایین‌تر فقط 0.5V تغذیه معکوس وجود خواهد داشت. 

علت تغییر عرض ناحیه در شکل (5ـ1) به خوبی تشریح شده است.

با فرض یکنواختی مقاومت کانال n، مقاومت کانال مطابق شکل (5ـ1) می‌تواند به چند قسمت تقسیم شود.

در ناحیه پایین‌تر فقط 0.5V تغذیه معکوس وجود خواهد داشت.

شکل (4ـ1) JFET در VGS=0V و VDS>0V در اینجا مطابق شکل (5ـ1) با زیاد شدن ولتاژ معکوس، ناحیه تهی وسیعتر می‌شود.

این موضوع که پیوند p-n در طول کانال تغذیه معکوس شده است موجب می‌شود تا جریان گیت مطابق همان شکل صفر آمپر باشد.

این حقیقت که IG=0A است یک مشخصه مهم JFET محسوب می‌شود.

با افزایش VDS از 0 به چند ولت، جریان افزایش خواهد یافت.

جریان را بوسیله قانون اهم می‌توان تعیین نمود و نمودار ID در برابر VDS مطابق شکل (6ـ1) نمایان خواهد شد.

راست بودن نسبی نمودار نشان می‌دهد که در ناحیه با مقادیر کم VDS، مقاومت اساساً ثابت است.

با افزایش VDS و رسیدن آن به مقدار VP در شکل (6ـ1) ناحیه تهی شکل (4ـ1) عریضتر می‌شود، و موجب کاهش قابل ملاحظه در عرض کانال می‌گردد.

مسیر تنگ شده هدایت موجب افزایش مقاومت شده منحنی نمودار شکل (6ـ1) بوجود می‌آید.

منحنی افقی‌تر یعنی مقاومت بیشتر، و به معنی آن است که مقاومت در ناحیه افقی به «بی‌نهایت» می‌رسد.

اگر VDS به اندازه‌ای افزایش یابد که دو ناحیه تهی مطابق شکل (7ـ1) به یکدیگر برسند و به اصطلاح «تماس» یابند، وضعیتی موسوم به مسدود شدگی بوجود خواهد آمد.

اندازه ولتاژ VDS که این وضع را بوجود می‌آورد، ولتاژ مسدود کننده نام دارد و مطابق شکل (6ـ1) با VP نشان داده می‌شود.

در عمل، اصطلاح مسدود شوندگی اصطلاحی غلط است زیرا به معنی آن است که جریان ID مسدود شده به 0A افت می‌کند.

بنابراین، مطابق شکل (6ـ1)، ID در سطح اشباع در شکل (6ـ1) با IDSS نشان داده شده باقی می‌ماند.

در حقیقت، یک کانال بسیار کوچک با یک جریان بسیار چگال بوجود می‌آید.

این حقیقت که ID به مرحله مسدود شدن نمی‌رسد و در سطح اشباع باقی می‌ماند در شکل (6ـ1) نشان داده شده و با دلایل زیر ثابت می‌گردد: فقدان جریان در این احتمال وجود پتانسیلهای متفاوت را در کانال ماده n از بین می‌برد تا مقادیر متفاوت تغذیه معکوس در پیوند p-n بوجود آید.

نتیجه آن خواهد بود که ناحیه تهی بوجود نیاید و مسدود شوندگی در اولین مکان حادث نشود.

شکل (5ـ1) پتانسیلهای متغیر تغذیه معکوس در دو سر پیوند یک JFET کانال n شکل (6ـ1) ID در مقابل VDS برای VGS=0V شکل (7ـ1) مسدود کنندگی (VGS=0V , VDS=VP) مادامیکه VDS به بالاتر از VP برسد، ناحیه‌های تهی مقابل هم در طول کانال افزایش خواهد یافت، اما مقدار ID اساساً ثابت باقی می‌ماند.

بنابراین، اساساً وقتی VDS>VP است.

JFET دارای مشخصه‌های منبع جریان است.

مطابق شکل (8ـ1)، جریان در ID=IDSS ثابت می‌شود اما ولتاژ VDS (برای مقادیر VP انتخاب علامت IDSS از این حقیقت برمی‌آید که این، جریان درین به سورس است با اتصال مدار کوتاه از گیت به سورس.

با ادامه بررسی مشخصه‌های قطعه درمی‌یابیم که: IDSS ماکزیمم جریان درین در یک JFET است و در شرایط VGS=0V و VDS>|VP| تعیین می‌شود.

در شکل (6ـ1) توجه کنید که در تمام طول منحنی، VGS=0V است.

چند پاراگراف بعدی توضیح می‌دهد که چگونه مشخصه‌های شکل (6ـ1) با تغییر در مقدار VGS تغییر می‌کند.

شکل (8ـ1) معادل منبع جریان برای VDS>VP , VGS=0V VGS ولتاژ گیت به سورس که با VGS نشان داده شده، ولتاژ کنترل کننده JFET است.

درست مانند منحنی‌های گوناگون IC در برابر VCE برای مقادیر متفاوت IB در یک ترانزیستور BJT، منحنی‌های ID در برابر VDS برای مقادیر متفاوت VGS در ترانزیستور JFET ارائه می‌شود.

در قطعه کانال n ولتاژ کنترل کننده VGS از VGS=0V بسیار منفی‌تر است.

به بیان دیگر، پایانه گیت در مقایسه با سورس در پتانسیل بسیار پایین‌تر می‌باشد.

در شکل (9ـ1)، ولتاژ منفی –1V بین پایانه‌های گیت و سورس اعمال می‌شود در حالیکه VDS مقدار کمی است.

تأثیر تغذیه معکوس اعمال شده VGS، ایجاد نواحی تهی می‌باشد مشابه با آنچه با VGS=0V بدست می‌آمد اما در مقادیر کمتر VDS.

بنابراین، نتیجه اعمال یک ولتاژ تغذیه معکوس به گیت رسیدن مقدار اشباع به اندازه کم VDS مطابق شکل (10ـ1) برای VGS=-1V می‌باشد.

مقدار اشباع بدست آمده برای ID کاهش یافته و در حقیقت با منفی‌تر شدن VGS، کاهش آن ادامه خواهد یافت.

همچنین به شکل (10ـ1) توجه کنید که چگونه ولتاژ مسدود کننده با منفی‌تر شدن VGS، به صورت سهوی افت خواهد کرد.

سرانجام وقتی VGS=-VP است، VGS به قدر کفایت منفی خواهد شد تا مقدار اشباع بوجود آید که اساساً 0Ma است، و در همه موارد عملی قطعه خاموش است.

بطور خلاصه: مقدار VGS که ID=0ma را نتیجه می‌دهد بوسیله VGS=VP تعیین می‌شود، در حالیکه VP یک ولتاژ منفی برای قطعات کانال n و یک ولتاژ مثبت برای JFET کانال p است.

شکل (9ـ1) اعمال یک ولتاژ منفی به گیت یک JFET در بسیاری از اوراق مشخصات کارخانه سازنده، ولتاژ مسدود کننده با VGS(off) به جای VP مشخص می‌شود.

ناحیه سمت راست محل مسدود شوندگی در شکل (10ـ1) ناحیه‌ای است که در تقویت کننده‌های خطی بکار رفته است (تقویت کننده‌هایی با حداقل اعوجاج سیگنال اعمال شده) و معمولاً به ناحیه جریان ثابت، اشباع، یا تقویت کنندگی خطی موسوم است مقاومت کنترل ولتاژ در شکل (10ـ1) ناحیه سمت چپ مکان مسدود شوندگی به ناحیه مقاومت کنترل ولتاژ یا اهمی موسوم است.

در این ناحیه، JFET در عمل به عنوان یک مقاومت متغیر عمل می‌کند (در سیستم کنترل بهره خودکار) که مقاومتش با ولتاژ گیت به سورس اعمال شده کنترل می‌گردد.

به شکل (10ـ1) توجه کنید که شیب هر منحنی و بنابراین مقاومت قطعه بین درین و سورس در VDS (1ـ1) شکل (10ـ1) مشخصه‌های JFET کانال n با IDSS=8ma و VP=-4V که در آن r0 مقاومت در VGS=0V و rd مقاومت در مقدار ویژه VGS است.

در JFET کانال n که r0 برابر با است (VP=-6V, VGS=0V)،‌ معادله (1ـ1) در VGS=-3V، را نتیجه می‌دهد.

قطعات کانال p JFET کانال p دقیقاً مانند قطعه کانال n شکل (2ـ1) ساخته می‌شود با این تفاوت که مواد نوع n و p مطابق شکل (11ـ1) در آن جای خود را عوض کرده‌اند، مسیر جریانهای تعیین شده معکوس شده‌اند، همینطور پلاریته ولتاژهای VGS و VDS برعکس شده است.

کانال p با افزایش ولتاژ مثبت گیت به سورس تنگتر می‌شود.

و ولتاژ منفی VDS روی مشخصه‌های شکل (12ـ1) نتیجه می‌شود که IDSS برابر 6ma و ولتاژ مسدود کنندگی VGS=+6V را نتیجه می‌دهد.

سورس دارای پتانسیل بسیار بالاتری نسبت به درین است.

به مقادیر زیادی VDS توجه کنید که منحنی‌ها به ازای آن ناگهان آنقدر افزایش می‌یابد که نامحدود به نظر می‌رسند.

ارتقای عمودی نمودی از بوجود آمدن شکست است و جریان در کانال (در همان مسیر همیشگی) اکنون فقط با مدار خارجی محدود می‌گردد.

این موضوع اگر چه در شکل (10ـ1) برای قطعه کانال n دیده نمی‌شود، اما چنانچه ولتاژ کافی اعمال شود، برای قطعه کانال n نیز اتفاق می‌افتد.

از این ناحیه می‌توان اجتناب کرد اگر مقدار بر ورقه مشخصه ذکر شده باشد و طرح به گونه‌ای باشد که مقدار عملی VDS برای همه مقادیر VGS کمتر از این مقدار باشد.

شکل (11ـ1) JFET کانال P شکل (12ـ1) مشخصه‌های JFET کانال p با IDSS=6ma و VP=6V نمادها نمادهای ترسیمی JFETهای کانال n و کانال p در شکل (13ـ1) ارائه شده‌اند.

توجه کنید که پیکان قطعه کانال n در شکل (الف 13ـ1) به طرف داخل نشان دهنده آن است که IG جریان می‌یابد اگر پیوند p-n تغذیه مستقیم شود تنها تفاوت در نماد قطعه کانال p (شکل ب 13ـ1) در جهت پیکان آن است.

شکل (13ـ1) علامتهای JFET: (الف) کانال n؛ (ب) کانال p خلاصه چند پارامتر و رابطه مهم در این بخش معرفی شد.

چند مورد که مکرراً برای JFET کانال n خواهد آمد عبارت خواهد بود از: ماکزیمم جریان به صورت IDSS تعیین می‌شود و مطابق شکل (الف 14ـ1) وقتی VGS=0V و است، بدست می‌آید.

شکل (14ـ1) (الف) VGS=0V، ID=IDSS؛ (ب) قطع VGS,ID=0A کمتر از مقدار قطع، (پ) در کمتر یا مساوی 0V بودن VGS، جریان ID بین 0A و IDSS وجود دارد.

طبق شکل (ب 14ـ1)، ولتاژهای گیت به سورس VGS کمتر از (خیلی منفی‌تر از) مقدار مسدودکنندگی جریان درین (ID=0A) است.

برای همه مقادیر VGS بین 0V و مقدار مسدود کنندگی، جریان ID به ترتیب بین IDSS و 0A خواهد بود همانگونه که در شکل (پ14ـ1) نمایش داده شده است.

برای JFETهای کانال p فهرست مشابهی می‌توان ارائه کرد.

فصل دوم مشخصات MOSFET MOSFET نوع تهی همانگونه که در مقدمه گفته شد، دو نوع FET وجود دارد: JFET و MOSFET.

MOSFETها خود به دو دسته تقسیم می‌شود: نوع تهی و نوع افزایشی.

عبارت تهی و افزایشی اساس حالت کار را توضیح می‌دهد.

و اصطلاح MOSFET به معنای ترانزیستور اثر میدانی نیمه هادی اکسید فلز است.

چون در مشخصه و کار هر نوع MOSFET تفاوت وجود دارد، این دو نوع در دو بخش مجزا ارائه شده است.

در این بخش نوع تهی MOSFET را بررسی می‌کنیم که در IDSS مشخصه‌هایی شبیه به یک JFET بین حالتهای قطع و اشباع داراست.

اما شاخصه‌هایی نیز دارد که ناحیه پلاریته متفاوت را برای VGS توسعه می‌دهد.

اساس ساختمان اساس ساختمان MOSFET نوع تهی کانال n در شکل (1ـ2) نشان داده شده است.

یک باریکه از ماده نوع p از جنس سلیکون به عنوان ماده زمینه انتخاب می‌شود که قطعه روی آن شکل می‌گیرد.

موارد بسیاری ماده زمینه با پایانه سورس ارتباط داخلی دار.

غیر از آن، بسیاری از قطعات مجزا یک پایانه اضافی دیگر موسوم به SS دارند که مانند شکل (1ـ2) قطعه دارای چهار پایانه خواهد شد.

شکل (1ـ2) MOSFET نوع تهی کانال n پایانه‌های سورس و درین به کمک اتصالات فلزی ناحیه ناخالص شده n مطابق شکل بوسیله کانال n مرتبط می‌شوند.

گیت نیز به یک صفحه فلزی متصل است اما توسط یک لایه دی‌اکسید سیلیکون نازک (SiO2) از کانال n مجزاست.

SiO2 یک عایق ویژه موسوم به دی‌الکتریک است که با میدان الکتریکی مقابله می‌کند وقتی در یک میدان الکتریکی خارجی قرار گیرد.

این حقیقت که لایه SiO2 یک لایه عایق کننده است نشان دهنده موارد زیر است: بین پایانه گیت و کانال یک MOSFET، بطور مستقیم اتصال الکتریکی وجود ندارد.

بعلاوه: لایه عایق کننده SiO2 در ساختمان MOSFET برای امپدانس ورودی زیاد دلخواه بکار می‌رود.

در حقیقت، مقاومت ورودی یک MOSFET اغلب مانند یک JFET است.

امپدانس ورودی بیشتر JFETها در موارد بسیاری به قدر کافی بزرگ هستند.

امپدانس ورودی خیلی زیاد این عقیده را تقویت می‌کند که جریان گیت (IG) در پیکربندیهای تغذیه dc صفر آمپر باشد.

تحت عنوان FET نیمه هادی اکسید فلز اکنون کاملاً مشهود است.

فلز برای اتصال درین، سورس و گیت به منظور ارتباط صحیح بویژه پایانه گیت که کنترل کننده است، اکسید برای لایه عایق کننده دی‌اکسید سیلیکون و نیمه هادی برای ساختمان اصلی قطعه که نواحی نوع p و n در آن نفوذ داده می‌شود.

لایه عایق کننده بین گیت و کانال نام دیگری نیز بوجود می‌آورد: FET با گیت عایق یا IGFET، اگرچه این نام کمتر مصطلح است.

کار قطعه و مشخصه‌های آن در شکل (2ـ2) ولتاژ گیت به سورس با اتصال مستقیم یک پایانه به دیگری در صفر ولت تنظیم می‌شود، ولتاژ VDS به دو سر پایانه‌های درین و سورس اعمال شده است.

در نتیجه الکترونهای آزاد کانال n با پتانسیل مثبت درین جذب می‌شود و جریانی مشابه جریان کانال JFET در آن بوجود می‌آید.

در حقیقت، جریان بدست آمده با VGS=0V مطابق شکل (3ـ2)، جریان ممتد IDSS می‌باشد.

در شکل (4ـ2)، VGS در یک ولتاژ منفی مانند –1V تنظیم می‌شود.

پتانسیل منفی در گیت سبب هل دادن الکترونها به سوی ماده نوع p می‌شود (مانند رانش بارها) و حفره‌ها را از ماده نوع جذب می‌کند (مخالف جذب بار) مثل شکل (4ـ2).

بسته به اندازه تغذیه منفی ایجاد شده بوسیله VGS، بین الکترونها و حفره‌ها دوباره ترکیب بوجود خواهد آمد که این امر شمار الکترونهای آزاد کانال n را کاهش می‌دهد.

بنابراین مقدار بدست آمده جریان درین با افزایش تغذیه منفی VGS مطابق شکل (3ـ2) برای VGS=-1V , -2V تا مقدار مسدودکنندگی –6V کاهش می‌یابد اندازه‌های بدست آمده جریان درین و ترسیم منحنی انتقال دقیقاً مانند JFET می‌باشد.

شکل (2ـ2) MOSFET نوع تهی کانال n با VGS=0V و ولتاژ اعمال شده VDD شکل (3ـ2) مشخصه‌های انتقال و درین یک MOSFET نوع تهی کانال n برای مقادیر مثبت VGS، گیت مثبت الکترونهای اضافی (حاملهای آزاد) را از ماده نوع p با توجه به جریان نشتی معکوس خواهد کشید و حاملهای جدید با توجه به تصادم بین ذرات شتاب‌دار بوجود می‌آید.

شکل (4ـ2) کاهش در حاملهای آزاد کانال بدلیل پتانسیل منفی پایانه گیت با افزایش ولتاژ گیت به سورس در جهت مثبت، شکل (3ـ2) نشان می‌دهد که با توجه به دلایل بالا جریان درین با سرعت زیاد افزایش خواهد یافت.

فضای عمودی بین منحنی‌های VGS=0V و VGS=+1V در شکل (3ـ2) نمود روشنی است از اینکه چگونه جریان برای 1V تغییر در VGS تغییر یافته است.

بدلیل ارتقای سریع، استفاده کننده باید از ماکزیمم جریان درین مطلع باشد، زیرا می‌تواند با ولتاژ گیت مثبت از حد ماکزیمم بگذرد.

یعنی، در قطعه شکل (3ـ2)، با اعمال ولتاژ VGS=+4V جریان درین برابر 22.2ma بدست می‌آید که از مقدار ماکزیمم جریان قطعه افزونتر است.

همانگونه که در بالا ذکر شد، بکار بردن یک ولتاژ گیت به سورس میزان حاملهای آزاد را در کانال در مقایسه با آنچه از VGS=0V بدست می‌آید، افزایش می‌دهد.

به همین دلیل، ناحیه ولتاژهای مثبت گیت روی مشخصه‌های انتقال یا درین اغلب ناحیه افزایش نامیده می‌شود و ناحیه بین مقدار قطع و مقدار اشباع IDSS به ناحیه تهی موسوم است.

جالب و مفید است اگر از معادله شوکلی برای مشخصه‌های MOSFET نوع تهی در هر دو ناحیه افزایشی و تهیه استفاده شود.

در هر دو ناحیه به سهولت نیاز است که علامت درست VGS در معادله تعیین شود و در عملیات ریاضی علامت بدقت انتخاب شود.

MOSFET نوع تهی کانال p ساختمان MOSFET نوع تهی کانال p درست برعکس آن است که در شکل (1ـ2) نشان داده شد.

یعنی در اینصورت ماده نوع n و کانال نوع p مطابق شکل (الف 6ـ2) وجود دارد.

پایانه‌ها به صورت تعیین شده هستند اما پلاریته کلیه ولتاژها و مسیرهای جریان مطابق همان شکل معکوس می‌شود.

شکل (6ـ2) MOSFET نوع تهی کانال p با IDSS=10Ma و VP=6V مشخصه‌های درین دقیقاً مانند شکل (3ـ2) ظاهر می‌شود اما با مقادیر منفی VDSS، ID مطابق شکل مثبت است (زیرا جهت تعیین شده اکنون معکوس می‌شود)، و VGS مطابق شکل (پ 6ـ2) دارای پلاریته معکوس می‌باشد.

معکوس بودن VGS برای مشخصه‌های انتقال طبق شکل (ب 6ـ2) در مورد محور ID تصویر آینه‌ای بدست می‌دهد.

به بیان دیگر، جریان درین از حالت قطع در VGS=VP در ناحیه VGS مثبت به IDSS افزایش می‌یابد و سپس به مقادیر منفی افزایش یابنده VGS، افزایش می‌یابد.

معادله شوکلی همچنان کاربرد دارد و لازم است که علامت صحیح VGS و VP در معادله رعایت شود.

نمادها، ورقه‌های مشخصه، و ساختمان بدنه نماد ترسیمی MOSFET نوع تهی کانال p و n در شکل (7ـ2) ارائه شده است.

اکنون توجه کنید که نمادهای انتخاب شده تا چه اندازه ساختمان عملی قطعه را می‌نمایانند.

فقدان یک اتصال مستقیم (به دلیل عایق بودن گیت) در نماد قطعه با یک فاصله بین گیت و پایانه‌ای دیگر نمایش داده شده است.

خط عمودی نشان دهنده آن است که کانال بین سورس و درین وصل شده است و ماده زمینه آنها را دربر دارد.

دو نماد برای هر نوع کانال ارائه شده تا این موضوع را نشان دهد که در موارد بسیاری ماده از خارج در دسترس است در حالیکه در موارد دیگر نیست.

قطعه‌ای که در شکل (8ـ2) ملاحظه می‌شود سه پایانه دارد که مشخصات آنها در همان شکل ذکر شده است.

ورقه مشخصه یک MOSFET نوع تهی شبیه به JFET است.

مقادیر VP و IDSS همراه فهرستی از مقادیر ماکزیمم و مشخصه‌های «خاموش» و «روشن» ارائه شده است.

بعلاوه، از آنجا که ID می‌تواند مقدار از IDSS فراتر باشد، نقطه دیگری معمولاً ارائه می‌شود که نمایانگر یک نمونه ID برای ولتاژ مثبت (در قطعه کانالn) است.

برای قطعه شکل (8ـ2)، ID به صورت ID(on)=9mAdc با VDS=10V و VGS=3.5V تعیین شده است.

شکل (7ـ2) علامتهای ترسیمی برای (الف) MOSFETهای نوع تهی کانال n و (ب) MOSFETهای نوع تهی کانال p شکل (8ـ2) MOSFET نوع تهی کانال n موتورولا به شمار 2N3797 MOSFET نوع افزایشی اگر چه شباهتهای زیادی در ساختمان و کار بین دو نوع MOSFET تهی و افزایشی وجود دارد، اما مشخصه‌های MOSFET نوع افزایشی کاملاً متفاوت است با آنچه تاکنون قطع می‌شود تا ولتاژ گیت به سورس به اندازه معینی برسند.

بطور خاص، کنترل جریان در یک قطعه کانال n با یک ولتاژ مثبت گیت به سورس به جای محدوده ولتاژهای منفی در JFETهای کانال n و MOSFETهای کانال n نوع تهی، انجام می‌شود.

اساس ساختمان در شکل (9ـ2) اساس ساختمان MOSFET نوع افزایشی کانال n ارائه شده است.

یک باریکه ماده نوع p از ماده سیلیکون تشکیل شده است و به عنوان ماده زمینه موسوم است.

همانند MOSFET نوع تهی، ماده زمینه در بعضی از داخل به پایانه سورس متصل شده است.

در حالیکه در بعضی دیگر سر چهارمی برای کنترل خارجی اندازه پتانسیل آن در دسترس می‌باشد.

پایانه‌های سورس و درین از طریق اتصال فلزی در نواحی ناخالص شده n مرتبط است، اما در شکل (8ـ2) به فقدان یک کانال بین دو ناحیه ناخالص شده n توجه کنید.

این اولین اختلاف در ساختمان MOSFET نوع تهی با نوع افزایش می‌باشد: فقدان یک کانال به مثابه یک جزء از ساختمان قطعه.

لایه SiO2 همچنان برای مجزا کردن صفحه فلزی گیت از ناحیه بین درین و سورس بکار می‌رود، اما در اینجا به سهولت از بخش ماده نوع p جدا می‌گردد.

بنابراین، به طور خلاصه ساختمان یک MOSFET نوع افزایشی کاملاً مشابه MOSFET نوع تهی است به استثنای فقدان یک کانال بین پایانه‌های درین و سورس.

شکل (9ـ2) MOSFET نوع افزایشی کانال n اساس کار و مشخصه‌ها اگر در شکل (9ـ2)، VGS در 0V تنظیم شود و ولتاژی بین درین و سورس قطعه اعمال گردد.

نبودن کانال n (با شماری از حاملهای آزاد آن) موجب خواهد شد که جریان بطور جدی صفر باشد ـ که این کاملاً متفاوت است با MOSFET نوع تهی و JFET که ID=IDSS.

کافی نیست که تجمع قابل ملاحظه‌ای از حاملها (الکترونها) در درین و سورس (به علت نواحی ناخالص شده n) داشته باشیم چنانچه مسیر بین این دو وجود نداشته باشد.

با VDS قدری مثبت، VGS در 0V، و پایانه SS مستقیماً متصل به سورس، در حقیقت، دو پیوند ‍‍p-n با تغذیه معکوس بین نواحی ناخالص شده n و ماده p برای مخالفت جریان زیاد بین درین و سورس وجود دارد.

در شکل (10ـ2)، ولتاژهای VDS و VGS که در ولتاژی مثبت بزرگتر از صفر ولت تنظیم شده‌اند، درین و گیت را نسبت به سورس در پتانسیلی مثبت قرار می‌دهد.

پتانسیل مثبت گیت حفره‌ا را (مانند دفع بارها) تا این ناحیه را ترک کرده و به ناحیه عمیق‌تر ماده p وارد شود، مانند شکل.

نتیجه ناحیه‌ای تهی در نزدیکی لایه خالی از حفره‌های عایق کننده SiO2 است.

بنابراین، الکترونهای ماده p (حاملهای اقلیت ماده) به گیت مثبت جذب خواهند شد و در ناحیه نزدیک سطح لایه SiO2 متمرکز خواهند شد.

لایه SiO2 و کمیتهای عایق کننده از جذب حاملهای منفی در پایانه گیت جلوگیری بعمل خواهند آورد.

با افزایش مقدار VGS، تمرکز الکترونهای نزدیک صفحه SiO2 افزایش می‌یابد تا وقتی که ناحیه نوع n بدست آمده بین درین و سورس یک جریان قابل اندازه‌گیری داشته باشد.

مقدار VGS که افزایش کافی در جریان درین ایجاد می‌کند، ولتاژ آستانه نامیده می‌شود و دارای نماد VT می‌باشد.

در ورقه‌های مشخصه با VGS(Th) مشخص می‌شود، اگرچه VT کمتر استفاده می‌شود و در تحلیلهای زیر بکار خواهد رفت.

چون کانال با VGS=0V وجود ندارد و با بکار گرفتن یک ولتاژ مثبت گیت به سورس افزایش می‌یابد، این نوع MOSFET را MOSFET نوع افزایشی می‌نامند.

هر دو نوع MOSFET افزایشی و تهی دارای نواحی نوع افزایش یافته می‌باشند، اما این عنوان به نوع آخر اطلاق می‌گردد زیرا این حالت کار فقط مربوط به نوع دوم است.

شکل (10ـ2) تشکیل کانال در MOSFET نوع افزایشی کانال n با افزایش VGS فراتر از مقدار آستانه، شدت حاملهای آزاد در کانال ایجاد شده افزایش خواهد یافت و جریان درین زیادتر بدست خواهد آمد.

بنابراین، اگر VGS را ثابت نگهداریم و مقدار VDS را افزایش دهیم، جریان درین سرانجام به مقدار اشباع می‌رسد.

همانگونه که برای JFET و MOSFET نوع تهی اتفاق می‌افتاد.

به دلیل فرآیند انسداد بوسیله باریکتر شدن انتهایی درین در کانال ایجاد شده مطابق شکل (11ـ2)، ID بند می‌شود.

با اعمال قانون ولتاژ کیرشهف به ولتاژ پایانه MOSFET شکل (11ـ2)، خواهیم داشت: (1ـ2) اگر VGS در بعضی از مقادیر مانند 8V ثابت نگهداشته شود و VDS از 2V به 5V، افزایش یابد، ولتاژ VDG ]با معادله 11ـ5[ از –6V به –3V افت خواهد کرد و گیت کمتر و کمتر نسبت به درین مثبت خواهد شد.

این کاهش در ولتاژ گیت به درین به نوبه خود نیروهای جاذب حاملهای آزاد (الکترونها) را در ناحیه کانال ایجاد شده کاهش خواهد داد.

و موجب کاهش در عرض مؤثر کانال خواهد شد.

سرانجام، کانال به نقطه مسدود شوندگی کاهش خواهد یافت و شرایط اشباع بنابر آنچه پیش از این درباره JFET و MOSFET نوع تهی گفته شد، بوجود خواهد آمد.

به بیان دیگ، افزایش بیشتر در VDS در مقدار ثابت VGS مقدار اشباع ID را تحت تأثیر قرار نخواهد داد تا شرایط شکست فراهم شود.

شکل (11ـ2) تغییر در کانال و ناحیه تهی با افزایش مقدار VDS برای مقدار ثابت شده VGS مشخصه‌های درین شکل (12ـ2) نمایانگر آن است که در قطعه شکل (11ـ2) با VGS=8V، اشباع در VDS=6V رخ می‌دهد.

در واقع، اندازه اشباع VDS به مقدار اعمال شده VGS بستگی دارد بوسیله رابطه زیر (2ـ2) بنابراین، بطور واضح، مطابق شکل (11ـ2) از روی مکان هندسی مقادیر اشباع، در یک مقدار ثابت VT، مقدار زیادتر VGS یعنی مقدار اشباع زیادتر برای VDS.

در مشخصه‌های شکل (11ـ2)، مقدار VT برابر 2V است، همانگونه که از این واقعیت بر می‌آید که جریان به 0ma افت کرده است.

بنابراین بطور کلی: برای مقادیر VGS کمتر از مقدار آستانه، جریان درین یک MOSFET نوع افزایشی، 0Ma است.

شکل (12ـ2) به خوبی نشان می‌دهد که با افزایش مقدار VGS از VT به 8V، سطح اشباع بدست آمده برای ID نیز از مقدار 0mA به 10mA افزایش می‌یابد.

بعلاوه، کاملاً قابل توجه است که فاصله بین مقادیر VGS، با زیاد شدن مقدار VGS، افزایش می‌یابد، و موجب افزایش ممتد در جریان درین می‌گردد.

شکل (12ـ2) مشخصه‌های درین یک MOSFET نوع افزایشی کانال n با VT=2V و 10-3A/V2+K=0.278 در مقادیر VGS>VT، جریان درین به ولتاژ گیت به سورس اعمال شده مرتبط می‌شود با توجه به رابطه غیر خطی زیر: (3ـ2) بار دیگر، یک عبارت مربع است که رابطه غیرخطی (انحنادار) بین ID و VGS را بدست می‌دهد.

عبارت k یک ثابت بوده و تابعی از ساختمان قطعه است، مقدار K از رابطه زیر ]نتیجه شده از معادله (3ـ2)[ می‌تواند بدست آید که ID(0n) و VGS(on) هر یک نقطه ویژه‌ای از مشخصه قطعه هستند.

(4ـ2) از جایگزینی ID(on)=10Ma وقتی VGS(on)=8V است، از مشخصه‌های شکل (12ـ2) نتیجه می‌شود: و یک معادله کلی برای ID در مشخصه‌های شکل (12ـ2) بدست می‌آید: از جایگزینی VGS=4V، در می‌یابیم که: همانگونه که در شکل (12ـ2) اثبات شد.

در VGS=VT، عبارت مربع 0 است و ID=0ma می‌باشد.

در شکل (13ـ2) مشخصه‌های انتقال پشت سرهم قرار داده شده‌اند تا مراحل انتقال از یکی به دیگری شرح داده شود.

اساساً، این روش همان است که پیش از این برای JFET و MOSFETهای نوع تهی شرح داده شد.

بنابراین، در این حالت لازم به یادآوری است که جریان درین برای برابر 0Ma است.

در این نقطه یک جریان قابل اندازه‌گیری برای ID بدست می‌آید و همانگونه که بوسیله معادله (3ـ2) تعیین شده بود، افزایش می‌یابد.

توجه کنید که در تعیین نقاط روی مشخصه‌های انتقال از مشخصه‌های درین، فقط مقادیر اشباع بکار رفته است، در نتیجه برای مقادیر VDS بزرگتر از مقادیر اشباع که بوسیله معادل (2ـ2) عنوان می‌شد، ناحیه کار محدود می‌گردد.

شکل (13ـ2) ترسیم مشخصه‌های انتقال در یک MOSFET نوع افزایشی کانال n از مشخصه‌های درین منحنی انتقال شکل (13ـ2) کاملاً متفاوت با آنی است که پیش از این بدست آمد.

در یک قطعه کانال n (ایجاد شده) اکنون مجموعه در ناحیه مثبت VGS است و تا VGS=VT باشد، زیاد نمی‌شود.

سؤالی به این ترتیب پیش می‌آید که چگونه مشخصه‌های انتقال با استفاده از مقادیر k و VT که در زیر ارائه شده، برای یک MOSFET ویژه ترسیم می‌شود: ابتدا مطابق شکل (الف 14ـ2) خطی در ID=0ma از VGS=0V تا VGS=4V ترسیم می‌شود.

سپس مقداری از VGS بیشتر از VT نظیر 5V در نظر گرفته شده و معادله (3ـ2) جایگزین می‌گردد تا مقدار بدست آمده از ID به صورت زیر تعیین شود: = 0.5A شکل (14ـ2) ترسیم مشخصه‌های انتقال یک MOSFET نوع افزایشی کانال n با